ПОСЛЕДОВАТЕЛЬНОСТНАЯ ЛОГИКА И ЕЕ ПРИМЕНЕНИЕ

Школа синтеза цифровых схем

ПРИ ПАРТНЕРСТВЕ

YADRO

2026

Школа синтеза цифровых схем



Форма обратной связи

Авторы (разработчики материала) лекции – Силантьев Александр Михайлович и Исаева Мария Александровна.

Использование материалов и записи лекции и/или их частей без предварительного согласия не допускается.

По вопросам использования материалов и записи лекции в коммерческих целях необходимо направить обращение в ООО «КНС ГРУПП» (YADRO) по адресу электронной почты synthesis@yadro.com.

По вопросам некоммерческого использования материалов и записи лекции обращение может быть направлено в ООО «КНС ГРУПП» (YADRO) по адресу электронной почты synthesis@yadro.com, либо на адреса электронной почты автора Силантьева А.М. silantiev@org.miet.ru и Исаевой М.А. maria.isaeva85@gmail.com. Такое обращение обязательно должно содержать описание цели использования.

Школа синтеза цифровых схем



Мария Исаева

- Студентка 1 курса магистратуры СПбПУ им. Петра Великого на направлении «инжиниринг в электронике и наноэлектронике»
- Сотрудник YADRO отдел разработки процессорных архитектур
- Успешно завершила сезон Школы Синтеза 2024-2025 г.
- Участник хакатона «SoC Design Challenge» 2025 г.
- Дипломная работа бакалавра «Реализация цифровых устройств с помощью языка описания аппаратуры Chisel»

КОМБИНАЦИОННАЯ ЛОГИКА


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Определение

Комбинационная логика – тип цифровой логики, в котором выходное значение в любой момент времени однозначно определяется только текущей комбинацией входных сигналов

Составляющие


Комбинационная логика строится из логических элементов и описывается таблицами истинности и логическими выражениями, сопоставляющими устанавливающиеся значения выходов наборам значений на входе



a	b	c	out
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

$$out = \overline{(a \wedge c)} \wedge (b \wedge c)$$

КОМБИНАЦИОННАЯ ЛОГИКА. ОБОЗНАЧЕНИЯ



Шина сигналов

Символ «X» обозначает неизвестное логическое значение или недопустимое значение. Он применяется в случаях, когда:

1) Выходы двух устройств имеют разные значения, но подключены к одной шине/проводу
2) Сигнал еще не инициирован
3) В таблице истинности – значение сигнала не важно

НЕДОСТАТОК КОМБИНАЦИОННОЙ ЛОГИКИ


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Задача

Необходимо детектировать последовательность сигналов

Проблема


Какую бы комбинационную схему мы ни взяли, мы будем знать только о том, какой сигнал на данный момент находится на входе




НЕДОСТАТОК КОМБИНАЦИОННОЙ ЛОГИКИ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

a	b	c	out
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0







НЕДОСТАТОК КОМБИНАЦИОННОЙ ЛОГИКИ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

a	b	c	out
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0





Школа синтеза цифровых схем

НЕДОСТАТОК КОМБИНАЦИОННОЙ ЛОГИКИ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Задача


Необходимо детектировать последовательность сигналов

Проблема

Какую бы комбинационную схему мы ни взяли, мы будем знать только о том, какой сигнал на данный момент находится на входе

Решение

Добавить в схему элементы памяти



КОМБИНАЦИОННАЯ И ПОСЛЕДОВАТЕЛЬНОСТНАЯ ЛОГИКА

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Комбинационная логика

Зависит только от значений на входах


Последовательностная логика

Зависит как от текущих, так и от предыдущих значений на входах. Имеет память

Последовательностная логика содержит элементы памяти, хранящие информацию о предыдущих состояниях схемы: триггеры и регистры

ИНВЕРТОР


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



in	out = ~in
0	1
1	0

БИСТАБИЛЬНАЯ ЯЧЕЙКА

школа синтеза цифровых схем




Как управлять сохраняемыми значениями?

Школа синтеза цифровых схем


школа синтеза цифровых схем

ЗАПИСЬ В БИСТАБИЛЬНУЮ ЯЧЕЙКУ (D-ЗАЩЁЛКА)



ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


ЗАПИСЬ В БИСТАБИЛЬНУЮ ЯЧЕЙКУ (D-ЗАЩЁЛКА)



Школа синтеза цифровых схем


школа синтеза цифровых схем

ЗАПИСЬ В БИСТАБИЛЬНУЮ ЯЧЕЙКУ (D-ЗАЩЁЛКА)



ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

ЗАПИСЬ В БИСТАБИЛЬНУЮ ЯЧЕЙКУ (D-ЗАЩЁЛКА)




КМОП КЛЮЧ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

a = 1




a = 0



ЗАПИСЬ В БИСТАБИЛЬНУЮ ЯЧЕЙКУ


школа синтеза цифровых схем



Школа синтеза цифровых схем

УСТРОЙСТВО D-ТРИГГЕРА

школа синтеза цифровых схем




Школа синтеза цифровых схем

УСТРОЙСТВО D-ТРИГГЕРА

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

clk = 0




УСТРОЙСТВО D-ТРИГГЕРА

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

clk = 1

Бистабильная ячейка (хранит значение со входа в момент clk = 0)


Передача значения с момента clk = 0 на Q



ТАКТОВЫЙ СИГНАЛ


Тактовый сигнал — это периодический сигнал, который используется для согласования операций в одной или нескольких цифровых схемах. Он работает как «метроном»: задаёт дискретные моменты времени, когда компоненты схемы могут менять своё состояние. Каждый тактовый сигнал имеет свой фиксированный период.






D-ТРИГГЕР

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



D-ТРИГГЕР


школа синтеза цифровых схем




Школа синтеза цифровых схем

D-ТРИГГЕР


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ






D-ТРИГГЕР


школа синтеза цифровых схем






D-ТРИГГЕР


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ






D-ТРИГГЕР


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ





Школа синтеза цифровых схем

РЕГИСТРЫ




Параллельный регистр (часто говорят просто «регистр») – это цифровое устройство, предназначенное для одновременной (параллельной) записи, хранения и выдачи всех битов данных за один такт.

Представляет собой набор D-триггеров, подключенных параллельно.

Школа синтеза цифровых схем

РЕГИСТРЫ





Параллельный регистр (часто говорят просто «регистр») – это цифровое устройство, предназначенное для одновременной (параллельной) записи, хранения и выдачи всех битов данных за один такт.

Представляет собой набор D-триггеров, подключенных параллельно.

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ






школа синтеза цифровых схем


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ. СИГНАЛ СБРОСА






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ. СИГНАЛ СБРОСА






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ. СИГНАЛ СБРОСА






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ. СИГНАЛ СБРОСА






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ. СИГНАЛ СБРОСА






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ. СИГНАЛ СБРОСА






ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


СОЧЕТАНИЕ ЯЧЕЕК ПАМЯТИ С КОМБИНАЦИОННОЙ ЛОГИКОЙ. СИГНАЛ СБРОСА





СДВИГОВЫЙ РЕГИСТР

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



Сдвиговый регистр – это цифровое устройство, предназначенное для хранения последовательности бит фиксированной длины с предыдущих тактов, где на каждом такте данные принимаются со входа и сдвигаются внутри на 1 бит.

Состоит из цепочки последовательно соединённых триггеров

АЗБУКА МОРЗЕ



Сэмюэл Финли Бриз Морзе

американский художник и изобретатель

автопортрет, 1812 год



Альфред Вейл

партнер Морзе, который, по легенде, предложил использовать комбинации точек и тире.

1838

Год создания первой версии Азбуки Морзе

Цель


Для работы телеграфного аппарата, изобретения Морзе, который он запатентовал и дал широкое распространение

АЗБУКА МОРЗЕ


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Знак	Длительность, ед. времени
Точка (·)	1
Тире (—)	3

Паузы	
Внутри одного знака	1 ед. времени
Между знаками	3 ед. времени
Между словами	7 ед. времени



СИГНАЛ SOS



SOS — международный сигнал бедствия, самый известный в мире радиосигнал.

SOS — не аббревиатура.
Он был выбран исключительно из-за простоты своей передачи и распознавания в азбуке Морзе.

ДЕТЕКТОР СИГНАЛА

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Задача

Необходимо детектировать последовательность сигналов соответствующую сигналу «SOS»

Последовательность

$010101\ 000111\ 0111\ 0111\ 00010101_2$

ДЕТЕКТОР СИГНАЛА

школа синтеза цифровых схем

Задача

Необходимо детектировать последовательность сигналов соответствующую сигналу «SOS»

Рассмотрим для примера схему детектирования части: 0101_2

Последовательность

$0101\,01\,000111\,0111\,0111\,00010101_2$



Школа синтеза цифровых схем


ДЕТЕКТОР СИГНАЛА

школа синтеза цифровых схем

Последовательность

0101_2

Добавим сдвиговый регистр




ДЕТЕКТОР СИГНАЛА

школа синтеза цифровых схем

Последовательность

0101_2

Добавим сдвиговый регистр




ДЕТЕКТОР СИГНАЛА


школа синтеза цифровых схем

Последовательность

0101_2

Добавим сдвиговый регистр






ДЕТЕКТОР СИГНАЛА


школа синтеза цифровых схем

Последовательность

0101_2

Добавим сдвиговый регистр






ДЕТЕКТОР СИГНАЛА


школа синтеза цифровых схем

Последовательность

0101_2

Добавим сдвиговый регистр





NXOR

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



a	b	y
0	0	1
0	1	0
1	0	0
1	1	1


ДЕТЕКТОР СИГНАЛА


школа синтеза цифровых схем

Последовательность

0101_2

Добавим комбинационную логику





Школа синтеза цифровых схем


ДЕТЕКТОР СИГНАЛА


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Последовательность

0101_2

Добавим комбинационную логику






1

ПРОИЗВОДИТЕЛЬНОСТЬ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ




Производительность процессора – количество инструкций, обрабатываемых процессором в единицу времени

Что ограничивает длительность обработки одной инструкции?

ТАКТОВАЯ ЧАСТОТА РАБОТЫ СХЕМЫ


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



В один период тактового сигнала должно уместиться время формирования сигналов внутри комбинационных составляющих схемы и они должны установиться на входе D-триггеров.


Поэтому частота, на которой работает схема напрямую зависит от самого длинного критического пути в ней

$$f = \frac{1}{t}\ (\text{Гц})$$



КРИТИЧЕСКИЙ ПУТЬ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ




Критический путь – самый длительный по времени путь, который может пройти сигнал от одного из входов схемы до одного из выходов.


Пусть все элементы имеют одинаковое время срабатывания. Тогда полученный критический путь выделен оранжевым

STA

школа синтеза цифровых схем


STA – метод вычисления ожидаемого времени работы синхронной цифровой схемы без необходимости ее моделирования






STA


Представим, что данные поступают на вход d каждый такт






STA


Представим, что данные поступают на вход d каждый такт






STA


Представим, что данные поступают на вход d каждый такт






STA


Представим, что данные поступают на вход d каждый такт






STA

Представим, что данные поступают на вход d каждый такт






STA


школа синтеза цифровых схем

Представим, что данные поступают на вход d каждый такт

Тем временем data2 еще 5нс, когда уже обработалась, а data1 нет:









школа синтеза цифровых схем

STA

Чтобы во всей схеме установились сигналы на входах регистров, необходимо, чтобы период тактового сигнала соответствовал самому длинному критическому пути среди комбинационных частей





КОНВЕЙЕРИЗАЦИЯ

школа синтеза цифровых схем




Способ уменьшения критического пути комбинационной логики в схеме

Школа синтеза цифровых схем

КОНВЕЙЕР 1

школа синтеза цифровых схем


f = 105 МГц



T срабатывания = 9,5 нс

КОНВЕЙЕР 2

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ




Блок 1: 5,5 нс

Блок 2: 4,5 нс

КОНВЕЙЕР 3

школа синтеза цифровых схем

f = 222 МГц



Блок 1: 3,5 нс **Блок 2: 2,5 нс** **Блок 3: 4,5 нс**

ПРЕИМУЩЕСТВА КОНВЕЙЕРИЗАЦИИ


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



Школа синтеза цифровых схем

ПРАКТИЧЕСКОЕ ПРИМЕНЕНИЕ КОНВЕЙЕРА

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



Даже не зная ничего о процессорном ядре можно увидеть, что оно представляет из себя конвейер. Поэтому понимание последовательностной логики так важно для освоения дальнейших материалов и создания сложных схем.